金融・市場

Celeroが2.75億ドル調達、2nm光通信チップを量産準備へ

|著者: QUASA編集チーム|2 分で読めます| 1
Celeroが2.75億ドル調達、2nm光通信チップを量産準備へ

米Celero Communicationsは2026年9月8日、AIインフラ向け光通信半導体の製品化に向け、2億7500万ドルのSeries C調達と2nm coherent DSPシリコンの検証完了を発表した。同社の 公式発表 によると、累計調達額は4億1500万ドル、評価額は30億ドル超となり、資金は製品ロードマップ、研究開発、量産準備に充てられる。

同日示された到達点は、2nmで製造するcoherent DSPのシリコン検証であり、量産や商用出荷の開始ではない。Celeroは検証済みの技術を基礎に、1.6T対応から次世代の3.2T対応へ製品ロードマップを広げる一方、設計の完成と生産開始へ進むための資金を確保した段階にある。

2.75億ドルが埋める製品化までの工程

Celero CommunicationsがSeries C資金を研究開発、製品計画、量産準備へ振り向ける工程

Series CはAtreides Management、Valor Equity Partners、Alphabet傘下の成長投資部門CapitalGが主導し、既存投資家のSutter Hill VenturesとMaverick Siliconも参加した。資金調達に伴い、Atreidesのマネージングパートナー兼最高投資責任者Gavin Baker氏がCeleroの取締役に就く。

資金用途として明示されたのは、製品ロードマップの加速、研究開発投資、量産準備の三つだ。この区分から読み取れるのは、今回の資金が既存製品の増産だけに向かうのではなく、検証したシリコンを販売可能な製品へ仕上げる工程と、次世代品の開発を並行して支えるという構図である。

ただし、Celeroは用途別の予算額、生産委託先、想定生産量を公表していない。30億ドル超という評価額も、資金調達時点での企業価値を示すもので、チップの量産成功、顧客採用、売上規模を保証する数字ではない。

2nmシリコンの検証は量産開始ではない

2nm coherent DSPシリコンを光通信設備で検証し、製品化前の信号処理性能を確認する工程

Celeroが検証したのは、デジタル信号処理と高度なアナログ技術を組み合わせたcoherent DSPシリコンだ。coherent DSPは光トランシーバーによる電気信号と光信号の変換を制御し、光ファイバー内で信号が弱まったり分散したりした際の誤り訂正にも関わる。

SiliconANGLEの解説 は、Celeroのチップがデジタル回路とアナログ回路を統合し、長距離のデータセンター間接続だけでなく、同一ラック内のscale-upやラック間のscale-outも対象にすると伝えている。同社はこの設計について、2nmプロセスで製造できる版を検証したとしている。

検証済みシリコンと量産可能な完成製品は同じ段階ではない。今回確認されたのは実シリコンを用いた技術上の節目であり、Celero自身が資金用途に「production readiness」を挙げていることからも、生産へ移るための作業が残っていることが分かる。歩留まり、信頼性、パッケージング、顧客機器との相互運用性について、具体的な検証結果は公表されていない。

1.6Tから3.2Tへ広げるロードマップ

Celeroは検証した2nmアーキテクチャを、1.6Tのソリューションから次世代3.2TのAI向け光インターコネクトへ拡張できる基盤と位置付ける。3.2Tはポート当たり毎秒3.2テラビット級の接続容量を指すが、今回の発表は3.2T製品の量産出荷を意味しない。

同社が狙うのは、単なる伝送速度の引き上げではない。高い帯域密度と低消費電力、光ファイバーの利用効率を組み合わせ、同一システム内のscale-up、複数ラックを結ぶscale-out、建物やデータセンターをまたぐscale-acrossに共通のcoherent技術を広げる構想だ。

AIクラスターでは、演算装置を増やしても、チップやラックの間でデータを十分な速度で移せなければシステム全体の効率が制約される。Celeroは従来のPAM4方式が帯域密度とファイバー拡張性の限界に近づくと主張し、2nmプロセスによる高帯域・低消費電力のcoherent処理を代替案として提示している。ただし、その性能を比較できる消費電力、遅延、到達距離などの詳細な測定値は今回公表されていない。

次の焦点は生産開始と顧客採用

検証済みcoherent DSPが商用出荷前の量産準備と適格性確認に進む段階

発表時点で製品はまだ生産・出荷段階に入っていない。The Next Webの報道 によると、Celeroは設計を完成させて2027年に生産へ移ることを目指しているが、生産をまだ開始しておらず、顧客名も明らかにしていない。

したがって、1.6Tから3.2Tへの展開は、検証済みシリコンを基礎にした製品ロードマップとして捉える必要がある。1.6T製品と3.2T製品がすでに同時出荷されているわけではなく、特に3.2Tは「次世代」の接続技術として示された段階だ。

今後の確認点は、検証した設計を再現性のある製造工程へ移せるか、光モジュールやネットワーク機器との組み合わせで目標性能を満たせるか、そしてクラウド事業者などの採用を得られるかである。現時点で確定しているのは、Celeroが2億7500万ドルを調達し、2nm coherent DSPシリコンの検証を終え、量産準備と次世代品の開発を進めるところまでだ。

共有:

ニュースレターを購読

Web3、AI、暗号資産の最新ニュースを受信箱にお届けします。

0