Celero erhält 275 Mio. Dollar – produziert wird der 2-nm-Chip noch nicht
Celero Communications hat am 8. September 2026 in Irvine, Kalifornien, eine Series-C-Finanzierung über 275 Millionen Dollar bekannt gegeben. Nach der Mitteilung des Unternehmens steigt das insgesamt eingeworbene Kapital damit auf 415 Millionen Dollar; die Bewertung liegt bei mehr als 3 Milliarden Dollar.
Am selben Tag erklärte Celero, kohärentes DSP-Silizium in einem 2-Nanometer-Prozess validiert zu haben. Das bedeutet allerdings nicht, dass der Chip bereits in Serie hergestellt oder ausgeliefert wird: The Next Web berichtet, dass Celero das Design noch fertigstellen und die Produktion erst beginnen muss; Kunden wurden ebenfalls nicht genannt.
Die Finanzierung bewertet vor allem das erwartete Potenzial
Atreides Management, Valor Equity Partners und CapitalG führten die Runde an. Sutter Hill Ventures und Maverick Silicon beteiligten sich erneut, während Gavin Baker von Atreides in den Verwaltungsrat von Celero einziehen soll. Das Unternehmen will das Kapital für Forschung und Entwicklung, seine Produkt-Roadmap und die Vorbereitung der Produktion einsetzen.
Die Bewertung von mehr als 3 Milliarden Dollar ist der in der privaten Finanzierungsrunde vereinbarte Unternehmenswert. Sie belegt weder einen entsprechenden Umsatz noch einen Marktanteil. Celero veröffentlichte mit der Finanzierungsnachricht keine Angaben zu Erlösen, Bestellvolumen, Stückpreisen oder vertraglich gebundenen Abnehmern.
Gerade der angekündigte Verwendungszweck zeigt den Abstand zum fertigen Seriengeschäft: Ein Teil des neuen Kapitals wird benötigt, um aus dem validierten Silizium ein qualifiziertes, reproduzierbar herstellbares Produkt zu machen. Investoren finanzieren damit nicht nur einen erreichten technischen Schritt, sondern auch die noch ausstehende Umsetzung.
Was hinter dem validierten 2-nm-DSP steckt
Celero entwickelt kohärente digitale Signalprozessoren für optische Verbindungen in KI-Rechenzentren. Ein solcher DSP verarbeitet Signale für optische Transceiver, die elektrische Daten in Licht umwandeln und über Glasfaser übertragen. Kohärente Systeme beziehen neben der Intensität weitere Eigenschaften des Lichtsignals ein und können dadurch hohe Datenraten über eine Faser transportieren.
Celero bezeichnet das validierte Silizium als ersten kohärenten DSP in einem 2-nm-Prozess, der digitale Signalverarbeitung mit fortgeschrittener Analogtechnik verbindet. Diese Vorrangstellung ist eine Aussage des Unternehmens; eine unabhängige Vergleichsmessung legte die Mitteilung nicht vor.
Die Architektur soll einen Entwicklungspfad von 1,6T zu 3,2T ermöglichen. Ein Bericht von SiliconANGLE beschreibt die Unterstützung von Verbindungen mit 1,6 und 3,2 Terabit pro Sekunde sowie die Kombination digitaler und analoger Schaltungen. Die beiden Werte stehen für vorgesehene Verbindungskapazitäten, nicht für zwei bereits allgemein verfügbare Chipgenerationen.
Warum validiertes Silizium noch kein Serienprodukt ist
Eine Siliziumvalidierung setzt voraus, dass physische Muster gefertigt und ihre zentralen Funktionen geprüft wurden. Celero befindet sich damit jenseits einer reinen Simulation oder eines noch nicht produzierten Entwurfs. Der im Titel angesprochene Vorbehalt betrifft die Serienproduktion: Einzelne Testchips sind vorhanden, eine laufende Fertigung in kommerziellen Stückzahlen ist daraus nicht abzuleiten.
Zwischen diesem Meilenstein und einer Volumenproduktion liegen weitere Aufgaben. Das Design muss abgeschlossen und gegebenenfalls korrigiert werden; anschließend müssen Fertigungsparameter, Ausbeute, Gehäuseintegration, thermisches Verhalten und Zuverlässigkeit für wiederholbare Produktionsläufe qualifiziert werden. Danach folgt die Prüfung des Chips beziehungsweise der darauf basierenden Module in den Systemen möglicher Abnehmer.
Für den Einsatz in Rechenzentren genügt zudem kein isolierter Funktionstest. Der DSP muss mit optischen Komponenten, Transceivern, Switches, Glasfaserstrecken und der jeweiligen Netzwerkarchitektur zusammenspielen. Öffentlich dokumentierte Resultate zu Leistungsaufnahme, Latenz, Fehlerverhalten oder Signalqualität unter konkret beschriebenen Betriebsbedingungen liegen bislang nicht vor.
Produktionszeitplan und Kunden bleiben die offenen Punkte
Die Finanzierung ist abgeschlossen, und Celero hat die Validierung des 2-nm-Siliziums gemeldet. Noch offen sind dagegen der genaue Produktionsbeginn, der Abschluss der Produktqualifikation und der Zeitpunkt erster kommerzieller Auslieferungen. Auch Preise, geplante Stückzahlen und namentlich bestätigte Kunden hat das Unternehmen nicht veröffentlicht.
Celero will kohärente Optik nicht nur für lange Verbindungen zwischen Rechenzentren einsetzen, sondern auch tiefer in die Netzwerke großer KI-Cluster bringen. Ob die Architektur dort die versprochenen Vorteile bei Bandbreitendichte, Energiebedarf und Fasernutzung erreicht, lässt sich erst mit vollständig qualifizierten Systemen und nachvollziehbaren Messwerten beurteilen.
Damit stehen zwei unterschiedliche Entwicklungsstände nebeneinander: Die Series C über 275 Millionen Dollar ist vollzogen, während das Chipprojekt nach der Siliziumvalidierung noch vor dem Produktionsanlauf steht. Die nächsten belastbaren Belege wären ein konkreter Fertigungszeitplan, technische Daten unter definierten Bedingungen und bestätigte Kundenprojekte.
Lesen Sie auch:
Newsletter abonnieren
Erhalten Sie die neuesten Nachrichten zu Web3, KI und Krypto direkt in Ihren Posteingang.