硅自旋量子比特：控制线路为何限制扩展

硅自旋量子比特，是把硅器件中电子或原子核的自旋状态用作量子信息载体。外加磁场可使两个自旋状态形成不同能级，分别对应量子比特的“0”和“1”，两者的叠加态则用于相干演化；量子点或施主原子负责束缚电子，配套结构完成初始化、操控和读出。

这条路线的优势不只是量子比特很小：硅加工经验提供了潜在制造基础，自旋还可能保持较长的相干时间。但小型化并不会同步缩小栅极、电压线、微波驱动、传感器和封装连接。从系统扩展角度看，密集控制线路是比量子比特尺寸更先暴露的瓶颈。

物理载体：量子信息如何写进自旋

自旋不是电子像小球一样旋转，而是一种内禀量子自由度。在静磁场中，不同自旋状态具有不同能量；施加适当频率的交变磁场，或借助自旋—轨道耦合把电信号转换为有效驱动，可以使量子态在两个能级之间受控旋转。

具体编码方式并不统一。半导体自旋量子比特综述将主要方案归纳为单自旋、施主自旋、单重态—三重态和仅交换量子比特，并说明电子或原子核自旋构成天然二能级系统、对电场相对不敏感，因此可以获得较长的量子相干时间。

计算还要求量子比特之间发生可控相互作用。相邻量子点中的电子波函数重叠时，可以利用交换相互作用执行双量子比特操作；栅极电压负责调节量子点能级、隧穿势垒和重叠程度。代价是每个量子点周围往往需要多路精细、低噪声且稳定的控制。

硅自旋路线确实可以借用部分半导体制造能力。栅极定义量子点所需的光刻、沉积、刻蚀、晶圆加工和工艺统计，与先进晶体管制造存在技术交集，这为提高器件一致性和生产重复性提供了现实基础。

这种兼容性有明确边界。量子点能级会受到界面缺陷、栅极偏差和硅谷态等因素影响，器件还要在低温、磁场和低噪声环境中工作。普通CMOS的成熟工艺不能直接保证单电子束缚、量子态操控和读出达到所需精度。

因此，小尺寸首先提高的是潜在集成密度，而不是完整系统的可扩展性。假如每增加一个量子比特都要增加多条从室温设备通往低温芯片的独立线路，封装空间、接点数量和制冷能力可能先于芯片面积触及上限。

相干时间描述量子态在环境噪声作用下保留相位关系的时间。硅可以通过同位素纯化减少带核自旋的原子，从而减弱超精细相互作用造成的退相干；自旋对电场的相对不敏感也有利于保存量子信息。

但操控和读出常会把自旋状态与更容易受电噪声影响的自由度耦合起来。器件漂移、串扰、脉冲误差和传感器噪声仍可能降低实际操作质量，所以评估系统不能只看相干时间，还要结合初始化、门操作、读出、并行运行和长期校准稳定性。

相干时间提供的是操作余量，而不是完整的工程方案。它既不能自动生成准确的控制脉冲，也不能消除大量线路进入低温封装时带来的热负荷和复杂度。

一个栅极定义的量子点通常需要多路电压来形成势阱、调节隧穿势垒和校正能级，还可能配套高频驱动线、电荷传感器及读出电路。阵列扩大后，量子比特本身依然紧凑，金属走线、连接焊点、滤波器和外部仪器却不会按相同比例收缩。

NIST参与的硅自旋互连研究指出，既有制造基础和较小物理尺寸为硅自旋量子比特提供了扩展潜力，但密集控制电子会约束器件布局和量子比特连接性，因此大规模器件还需要中远距离互连，而不能只依赖紧邻量子点之间的操作。

控制线路同时受热预算约束。把高带宽控制全部留在室温端，会增加穿过制冷机各温区的线缆；把部分电子设备移到低温端，则要限制耗散功率，并确保晶体管、数模转换和微波电路可靠运行。复用、共享控制线和低温CMOS可能减少外部连接，但也会带来独立寻址、串扰、时序和校准方面的新权衡。

交换相互作用适合连接相邻量子点，却天然偏向短距离。如果双量子比特操作只能在近邻之间发生，算法映射和量子纠错就可能需要额外的状态交换，增加运行时间和误差。芯片能容纳许多量子点，并不代表任意两个量子比特都能高效协同。

研究中的互连思路包括让电子沿量子点链逐段移动、使用受控通道传输自旋，以及利用微波谐振结构建立较远距离的耦合。它们需要分别验证传输过程中的自旋相干、通道与控制结构的兼容性、操作误差，以及互连本身增加的电极和校准成本。

连接性由此成为物理器件与系统架构之间的关键指标。增加量子点数量本身不能证明阵列具备量子纠错所需的拓扑、并行操作能力或稳定互连；规模化演示还必须说明这些量子比特在实际布线和同时控制条件下如何协作。

IBM于2026年8月26日完成对HRL Laboratories的收购。IBM的收购完成公告将HRL的硅自旋能力定位为对其超导量子计算工作的补充，并列出低温、控制电子、封装和互连等相关能力；这表明IBM扩大了技术与工程组合，并不等于硅自旋已经取代其他量子比特路线。

判断硅自旋路线的规模化进展，需要同时观察六个层面：物理载体能否稳定初始化和读出；制造是否具有晶圆级一致性；相干能否在实际并行操作中维持；控制通道数和功耗如何增长；连接性是否支持纠错与算法映射；扩大阵列后，整套系统能否继续校准并重复运行。

硅自旋量子比特的关键不只是能做得多小，而是每增加一批量子比特，需要增加多少控制、布线和互连资源。硅工艺与较长相干时间提供了重要起点，规模化速度最终取决于量子器件、低温电子、封装和系统架构能否一起扩展。