Celero融资2.75亿美元，AI数据中心下一场竞争在光互连

总部位于美国加州尔湾的Celero Communications于2026年9月8日完成2.75亿美元C轮融资，并披露2纳米相干数字信号处理器（DSP）硅片已经通过验证。Celero的融资公告 显示，本轮由Atreides Management、Valor Equity Partners和CapitalG领投，融资后累计募资4.15亿美元，估值超过30亿美元；资金将用于研发、产品路线和生产准备。

这份9月8日公告把经过验证的硅片定位为从1.6T延伸至3.2T AI光互连的技术基础。现阶段得到确认的是融资完成和公司公布的硅片验证结果，而不是芯片已经量产、获得客户订单或进入云服务商网络；资本押注光互连，实质上是在押注AI集群扩张后，网络带宽、功耗和光纤密度会比单纯增加计算芯片更早成为约束。

2.75亿美元首先购买商业化时间

对于2024年成立的芯片公司，这轮融资提供的是把工程成果推进为可制造产品的跑道。除了继续开发DSP和模拟电路，Celero还要完成设计收敛、封装与测试方案、供应链安排、质量控制以及客户认证；“生产准备”覆盖这些能力建设，但不代表已经形成产能或收入。

投资者愿意给出超过30亿美元的估值，反映的是对AI网络需求和团队执行能力的预期，而不是对现有出货的定价。Orange County Business Journal的报道 记载，联合创始人兼首席执行官Nariman Yousefi曾在Broadcom任职17年，并担任过企业网络业务高级副总裁兼总经理；这种经历有助于解释投资者的判断，却不能替代产品、良率和客户部署数据。

本轮领投方此前已经持有Celero股份，原有投资者Sutter Hill Ventures和Maverick Silicon也继续参与。对Celero而言，新增资本需要同时覆盖先进制程芯片的研发成本和漫长的客户导入周期，因此融资规模本身只能说明资源增加，不能证明商业风险已经消失。

相干DSP位于AI数据流的信号处理环节

理解这笔投资，需要先确定DSP在链路中的位置。GPU或其他加速器产生的数据先进入交换芯片；需要通过光纤跨越机架、机房或数据中心建筑时，光模块内的DSP对高速电信号进行编码、均衡、补偿和恢复，再与数模转换器、驱动器、调制器及接收端光电器件协同完成传输。

• 加速器产生训练、推理和节点同步数据；
• 交换芯片汇聚流量，并把数据送往高速端口；
• 发送端DSP处理电信号，光学器件把处理后的信号调制到光载波上；
• 光纤把信号送至另一机架、机房或建筑；
• 接收端光学器件和DSP恢复数据，再交给交换设备与目标计算节点。

因此，DSP并不是独自完成“电变光”的部件，而是保证高速信号能够被可靠发送和恢复的核心处理器。相干传输还利用光的相位和偏振等信息，能够在一根光纤上承载并恢复更多数据；这类技术长期用于高容量、长距离通信，Celero的商业命题则是把它推向距离更短、端口更密集且对功耗和成本更敏感的AI数据中心。

这一环节会影响整套集群的经济性。加速器等待网络传输时仍占用昂贵的计算资源；与此同时，更多端口、光模块和光纤也会增加设备采购、供电与制冷压力。若相干DSP能够在可接受的功耗和成本下提高单链路容量及可达距离，它带来的价值才可能从单颗芯片扩展到集群利用率和基础设施成本。

1.6T至3.2T路线押注网络先触及边界

Celero把经过验证的2纳米相干DSP架构与1.6T至3.2T路线相连，目标是在端口速率继续提高时改善带宽密度、功耗和光纤利用率。这里的1.6T和3.2T描述连接容量等级与产品路线，并不意味着Celero已经交付相应速率的量产产品。

AI训练和推理把大量加速器组织成一个协同系统，参数、激活值及同步流量需要反复穿过交换网络。随着集群扩大，链路数量、端口密度和跨机架距离同步增长；如果网络无法及时搬运数据，新增计算能力就可能因等待通信而无法被充分利用。这正是标题所说“下一场竞争在光互连”的依据：竞争对象不只是哪家公司率先采用更先进制程，还包括谁能以可控成本连接更多计算资源。

当前短距离数据中心连接广泛采用PAM4，其优势是产业链成熟、实现相对直接。Celero认为，随着速率和光纤密度上升，PAM4在传输距离、功耗和扩展性上会承受更大压力；但相干技术能否进入更短距离场景，同样取决于芯片、光学器件、封装和系统设计能否把复杂度与成本降下来。

2纳米制程可能为集成度和能效提供空间，却不能单独证明最终系统性能。外界仍需要误码率、链路距离、功耗、延迟、封装散热和互操作性等可比较数据。Celero所称“行业首款2纳米相干DSP”目前属于公司的技术声明，在缺少完整独立测试和客户部署结果时，不宜直接解释为已经取得市场领先地位。

验证、生产准备与规模出货隔着三道门槛

硅片验证是重要节点，但验证对象仍是芯片，而非完整商业系统。它表明设计已经从仿真和版图进入实物测试，关键DSP处理和先进模拟模块可以在硅片上运行；要进入客户网络，产品还需经过设计修订、封装测试、良率爬坡、可靠性验证以及与光模块和交换设备的系统级集成。

生产准备位于验证与交付之间，包括锁定设计、准备代工和封装产能、建立量产测试与质量流程。实际出货则还需要客户认证、采购承诺和持续供货能力。三者的技术对象、责任主体和商业含义不同，不能因为公司获得大额融资或完成首次硅片验证便合并为“已经量产”。

The Next Web对项目进度的报道 称，Celero尚未开始生产，也没有公布客户，公司仍需完成设计，并以2027年进入生产为目标。这一时间表是公司当前目标而非确定交付日期，先进制程良率、封装供应、测试周期和客户认证都可能影响实际节奏。

目前可以确定的是，Celero已经获得推进产品所需的新资本，并把2纳米相干DSP硅片验证与1.6T至3.2T路线放在同一商业叙事中。接下来真正决定竞争结果的，将是可公开比较的性能与功耗数据、生产节点、首批客户认证以及持续出货规模；在这些信息出现前，这轮融资证明了资本对光互连瓶颈的重视，却尚未证明Celero已经跨过规模商业化门槛。