定制芯片也会被“埋雷”：NSA把风险拆成18类

美国国家安全局（NSA）于2026年8月25日发布两份定制专用集成电路（ASIC）安全文件：一份列出设计至交付阶段的18类蓄意破坏威胁，另一份给出保障等级1（LoA1）的检测和缓解实践。Intelligence Community News对发布事件的报道 确认，LoA1是三份计划中保障等级报告的第一份。

这里的“18类”不是18起已发现的攻击，也不是所有ASIC都会遭到植入。官方ASIC威胁目录 将其定义为需要相近缓解措施的高层类别，范围集中于数字、单裸片定制ASIC从需求形成到器件交付验收期间的恶意偏离。

18类威胁可以重组为四条风险链

目录把安全边界推到了流片之前：攻击者若先改变需求、开发环境或设计转换过程，后续验证可能继续使用已经失真的基准。按控制主体和交付物划分，18类威胁可重组为四组：

• 设计环境与逻辑数据：设计要求、项目IT系统、硬件描述语言（HDL）、流程或工具脚本、网表、物理设计表示以及流片过程。风险不仅来自直接改写代码，也包括替换脚本、权限、配置、日志或转换结果。
• EDA软件与工艺数据：遭到修改的电子设计自动化工具可能在综合、验证或布局布线时改变输出；晶圆厂物理设计套件（PDK）则承载设计规则和工艺相关数据，影响后续物理实现。
• 第三方IP：外购或复用模块可通过HDL、网表、固定版图、模型、生成器及文档进入项目。恶意功能或性能问题不一定存在于采购方能够阅读的源代码中。
• 制造、测试与交付：其余环节包括晶圆制造、晶圆或封装测试、个性化、晶圆切割、封装、制造期间的物理损坏、器件交付和用户文档。攻击可能改变器件本身，也可能让测试放过异常器件，或通过错误文档诱发误用。

这种分类的价值不是给攻击手法贴标签，而是定位可信基准在哪里可能被替换。同一条路径可能先侵入开发环境，再改写脚本和网表，最后修改测试预期以隐藏差异，因此单次源代码审查或成品测试都无法覆盖整条链路。

EDA和第三方IP需要核验每一种交付形态

设计要求是所有后续比较的起点。如果批准后的功能、接口、功耗、性能或安全要求遭到修改，代码审查和验收测试可能都在验证错误的“正确答案”。在设计评审中，可将批准记录、变更历史以及需求、HDL和测试之间的对应关系作为证据链检查，而不是只查看最终版本。

EDA软件会读取代码、库、规则和脚本，并产生网表、时序结果及物理设计等新表示。保护原始HDL并不能自动证明下游结果可信；评审需要覆盖工具安装与更新渠道、配置和执行环境，以及每次转换前后的完整性与功能对应关系。

第三方IP的核验深度取决于实际交付形态。软核可能提供可读HDL，硬核可能只有固定版图，参数化模块还会依赖生成器、模型和特定工具版本；供应商审查因而需要问清版本来源、声明功能、构建依赖、验收条件，以及哪些设计表示能够提供独立验证材料。

五项特征决定缓解措施应当多强

LoA并非把18类风险平均分配到固定检查表中，而是比较攻击成本与攻击效用。NSA发布公告列出的五项特征是访问、技术、投入、效果价值和可定向性：前三项衡量实施攻击需要哪些接触条件、能力和资源，后两项衡量结果对攻击者的价值，以及能否在特定时间可靠作用于特定目标。

LoA1优先覆盖成本较低、效用较高的攻击路径；更高等级还需处理访问更困难、技术和资源要求更高，或者结果更难精确控制的方式。同一威胁类别可能因实施条件不同跨越多个等级，因此列入LoA1不代表该类别的所有变体都已被首级措施覆盖。

选择控制措施时，评审问题应落到具体攻击条件：攻击者只需一个可用账户，还是必须进入多个受限节点；能否使用公开技术，还是需要跨专业团队；结果会立即关闭系统、预置后门、降低性能，还是仅影响部分器件。访问隔离、版本与完整性验证、独立输出比较、供应商证据审查和成品验收的强度，应由这些条件决定。

保障等级取决于系统影响和部件关键性

“使用了ASIC”本身不能决定保障等级。NSA微电子保障指导页 把等级选择建立在两个维度上：顶层系统失效或被颠覆造成的国家层面影响，以及该微电子部件对顶层系统的关键程度；页面同时列明两份ASIC文件的发布日期为2026年8月25日。

LoA1面向定制微电子硬件项目，适用于ASIC系统失效可能削弱美国政府能力的设计。项目主体主要是负责开发和验收的政府项目及其承包执行方；第三方IP供应商、EDA厂商、晶圆厂和封测服务商是需要管理的供应链节点，但不会因此自动成为文件所称的项目主体。

这也限定了指南的外推范围。其重点是数字、单裸片ASIC的蓄意偏离，并延伸至设计环境和第三方IP；模拟、混合信号、射频和光学设计，多芯片组装，非故意缺陷、设计或器件盗窃以及过量生产，并非这份威胁目录的主要覆盖对象。

供应链审查最终要回到可核验交付物

对于任务关键型项目，18类目录可以转化为三组审查问题：谁能更改需求、HDL、脚本、EDA环境、第三方IP、PDK、流片数据和测试预期；哪些转换发生在项目无法直接观察的环境；每次转换后能否与批准版本建立可信对应关系。

制造阶段也不能只审查晶圆厂。测试服务商可以改变测试程序或合格判定，个性化和封装环节能够影响器件配置与可用性，交付阶段还可能发生替换、损坏或脱离受控保管。批次追溯、交接记录、功能验收、封装与标识检查以及批准文档核对覆盖的是不同风险，不能由一次成品测试相互替代。

截至2026年8月28日，公开材料已经提供18类风险词表和LoA1实践，但尚未给出ASIC版LoA2、LoA3的发布日期。高关键性项目可以据此组织设计评审、供应商审查和第三方IP核验；针对成本更高、技术更复杂或更难精确控制的攻击路径，完整分级实践仍要等待后续文件。