FDX Fusion in Dresden: 7-nm-Leistung, Fertigung 2028

GlobalFoundries kündigte am 9. Oktober 2026 beim Richtfest in Dresden den FD-SOI-Prozess FDX Fusion an, der digitale Leistung der 7-nm-Klasse erreichen soll. Die Fertigung in Dresden ist für 2028 geplant; die Nanometerangabe beschreibt ein Leistungsziel und keine veröffentlichte Transistordichte. Für den SPRINT-Ausbau investiert das Unternehmen 1,1 Milliarden Euro; die jährliche Kapazität soll bis Ende 2028 auf mehr als eine Million 300-mm-Wafer steigen.

Das Richtfest markiert einen Baufortschritt, während FDX Fusion noch entwickelt werden muss. Für europäische Chipentwickler steht damit eine leistungsfähigere FD-SOI-Plattform mit zusätzlichen Funktionen in Aussicht. Wie sich das Versprechen in fertigen Schaltungen niederschlägt, werden erst Prozessdaten und Silizium zeigen.

Was die 7-nm-Klasse bei FDX Fusion bedeutet

FD-SOI-Struktur als Grundlage von FDX Fusion: Ein isolierter Transistorkanal veranschaulicht den Prozess, ohne eine konkrete Transistorgröße vorzugeben.

Die Formulierung beschreibt eine angestrebte digitale Leistungsklasse, keine gemessene Strukturbreite. Die Nanometerbezeichnungen moderner Fertigungsverfahren sind ohnehin keine verlässliche Angabe für die Länge eines bestimmten Transistors. Entscheidend wäre ein Vergleich unter gleichen Bedingungen: Wie schnell arbeitet eine bestimmte Schaltung, wie viel Energie benötigt sie und wie viel Fläche belegt sie? Solche Werte liegen für FDX Fusion noch nicht als unabhängige Messreihe vor.

Die technische Grundlage ist FD-SOI, ausgeschrieben „Fully Depleted Silicon-on-Insulator“. Dabei sitzt der Kanal eines planaren Transistors auf einer isolierenden Schicht; das erleichtert die Kontrolle des Stromflusses und kann Leckströme verringern. GlobalFoundries entwickelt diese Architektur weiter. Für den Vergleich mit anderen Verfahren braucht es später Daten zu Schaltleistung, Energiebedarf und Packungsdichte derselben Schaltung.

Die prognostizierte Dichte liegt bei mehr als dem Doppelten der ersten FDX-Generation. Das ist eine relative Herstellerprognose mit einem klaren Bezugspunkt, aber keine Angabe, wie viele Transistoren auf einen Quadratmillimeter passen. Sie erlaubt auch keinen direkten Dichtevergleich mit einem FinFET-Prozess, der ebenfalls als 7-nm-Technologie vermarktet wird.

Warum GlobalFoundries Analogtechnik und Funk mitdenkt

FDX Fusion soll digitale Rechenlogik mit analogen Schaltungen, Hochfrequenztechnik und eingebettetem nichtflüchtigem Speicher verbinden. Die digitale Logik verarbeitet Daten; analoge Schaltungen nehmen Signale aus Sensoren auf; Funkkomponenten übertragen Informationen. Der Speicher kann Programme oder Zustände direkt auf dem Chip halten. Für Geräte, die in ihrer Umgebung messen, entscheiden und kommunizieren, zählt diese Kombination stärker als die Geschwindigkeit eines isolierten Logikblocks.

Zu den angekündigten Bausteinen gehören außerdem In-Memory-Computing und Hochfrequenzeigenschaften mit einem Zielwert von bis zu 0,5 THz für fT/fmax. Diese Kenngröße beschreibt die Leistungsfähigkeit von HF-Transistoren, nicht die Taktfrequenz eines fertigen Prozessors. Die Plattform richtet sich unter anderem an Anwendungen in Fahrzeugen, industrieller Automatisierung, Robotik und vernetzten Geräten. Welche Funktionen tatsächlich auf einem einzelnen Kundenchip landen, entscheidet das jeweilige Design.

Bei einem solchen Entwurf kann Integration zusätzliche externe Bausteine und Verbindungen sparen. Daraus folgt noch keine bezifferte Kosten- oder Energieersparnis: Sie hängt von der Schaltung, der Software und den Anforderungen des Produkts ab. Das technische Versprechen liegt darin, digitale Verarbeitung und Schnittstellen zur physischen Welt auf derselben Fertigungsplattform anzubieten.

Die Roadmap führt über Musterchips zum Produktionsstart

Die FDX-Fusion-Roadmap von GlobalFoundries sieht Silizium-Demonstrationschips für erste Kundenbewertungen Anfang 2027 und ein erstes Process Design Kit für Mitte 2027 vor; Ed Kaste, Leiter des CMOS-Geschäfts, beschreibt den Antrieb so: „Physikalische KI schafft eine neue Klasse von Anforderungen an Halbleiter“. Erst danach ist die Fertigung in Dresden vorgesehen.

Demonstrationschips geben Entwicklern Gelegenheit, die ersten Eigenschaften des Verfahrens an realem Silizium zu beurteilen. Das Process Design Kit liefert anschließend Modelle und Regeln, mit denen sich Schaltungen auf den Prozess auslegen und prüfen lassen. Beide Schritte sind für Kunden wichtig: Eine technische Zielmarke allein reicht nicht aus, um einen Chip zu entwerfen, der in einer Fabrik zuverlässig produziert werden kann.

Mehrere Kunden sind bereits an der frühen Entwicklung und Bewertung beteiligt. Konkrete Serienprodukte oder Bestellmengen sind nicht genannt. Für mögliche Radar- und Drahtloskommunikationsprodukte kooperieren GlobalFoundries und Infineon bei der Erforschung der Technologie. Die angekündigten Muster und das Design Kit werden früher Aufschluss über technische Reife und Kundeninteresse geben als der geplante Produktionsstart.

SPRINT vergrößert den Standort für mehrere Technologien

Im GlobalFoundries-Werk Dresden läuft die Fertigung von 300-mm-Wafern während des Ausbaus der Produktionskapazität weiter.

Der Dresdner Ausbau schafft Kapazität für die bestehende und künftige Auftragsfertigung, nicht ausschließlich für FDX Fusion. Die bisherige mögliche Jahreskapazität liegt abhängig vom Produktmix bei bis zu 950.000 Wafern. Die Zielgröße von mehr als einer Million Wafer beschreibt den gesamten Standort nach dem Ausbau. Daraus lässt sich keine Menge für Chips ableiten, die später mit FDX Fusion gefertigt werden.

Die Erweiterung erfolgt bei laufendem Betrieb des Werks. Exyte baut als Generalunternehmer Reinraum- und Fertigungsinfrastruktur aus, während die bestehende Anlage weiter produziert. Für Kunden in Europa bedeutet das eine mögliche zusätzliche Bezugsquelle für Halbleiter aus regionaler Fertigung. Der Ausbau wird von der EU, dem Bund und Sachsen unterstützt; der Entwicklungsbeginn von FDX Fusion steht gesondert unter dem Vorbehalt einer deutschen Genehmigung für den Projektstart im IPCEI-Programm Advanced Semiconductor Technologies.

Die nächsten greifbaren Ergebnisse sollen die Demonstrationschips und das erste Design Kit liefern. Dann lässt sich genauer beurteilen, welche Leistung und Integrationsmöglichkeiten die neue Plattform auf Silizium tatsächlich bietet und wie weit sie für konkrete Kundenentwürfe vorbereitet ist.

Lesen Sie auch: